隨著測試成本的繼續降低，裸片上測試能力資源的廣泛開發和應用不斷向前推進。為了檢驗相關定時間題，日益采用傳輸故障的全速度結構測試、關鍵通路的通路延遲測試和BIST/環回技術。

結構全速度方法的一個例子是AC掃描，而EDA工具中對AC掃描的支持不斷改進。然而，AC掃描測試期間的開關動作與功能測試是完全不同的，正是由于此原因，這不可以模擬真實的應用條件。因此，這樣的方法需要的實際功能測試的廣延相關性。甚至有良好的相關性，仍然會有其他可能的問題，導致成品率損失增加或測試漏失。

不精確的延遲測試可能是成品率損失和測試漏失的另一個原因。只有幾十皮秒的延遲通路測量誤差相當于內部時鐘周期的5%。至今不知道對延遲通路測量加容限測試的方法，所以，這些誤差可導致成品率損失或測試漏失。

把片上BIST結構與串行環回方法相結合是全速度產品測試的另一種流行技術，特別是對于SerDes I/O單元的測試。用專門的ATE環回卡（如Agilent93000 BIST Assist6.4）可增強測試范圍，除基本功能測試外也支持參量測量（圖2）。

                                         圖2 BIST環回測試方法與專用ATE環回卡結合

盡管DFT或其他低成本技術對于高速器件的很多高頻I/O特性是最經濟的測試方案，但仍然對ATE有較強的要求，希望它能提供全速度激勵和捕獲，特別是在產品定型前更是這樣。當DFT完全取代全速度功能測試時，可達到的故障覆蓋率趨于折衷。這可能是一種潛在的風險，特別是對于把工藝技術推至極限的新I/O技術而言。

另外，DFT仍然是一種成熟的技術，而不同的硅供應商遵循不同的DFT開發戰略。基于此原因，全速度DFT不是一貫的跨業界實現。甚至在生產中，在可預測的將來，整個業界將不希望用全速度DFT完全替代全速度功能測試。
       高速ATE通道的關鍵要求