在射頻及以上頻段，為將PCB上的測試電路引入測試通路中，須借助PCB上的射頻測試端口或射頻探針。但PCB設計所提供的射頻測試點并不總是能夠實現將待測試的部分直接引入，有時不得不將待測試電路兩端的其他電路一并作為DUT進行測試；而射頻探針本身也將影響測試結果。TDR需要使用夾具去嵌入方法對測試結果進行校正，VNA方案給出的夾具去嵌入方案基于S參數矩陣的夾具網絡特性描述，只需仿真方法獲得射頻測試點至待測電路之間的網絡S參數矩陣或直接導入射頻探針生產商給出的SNP文件即可從測試結果中去除夾具網絡的影響。

圖4-3 使用VNA-TDR進行PCB測試

圖4-4 PCB測試夾具網絡去嵌入

為方便地獲得DUT各點處的阻抗值，使用低通階躍模式進行測試；將時域響應以阻抗格式顯示，橫軸時間代表反射波達到校準參考面(夾具靠近DUT的端口)所需時間，可用于定位跡線上各點對應的傳輸線位置。利用光標可讀出傳輸線上各處對應的特征阻抗值，通過分析阻抗隨時間軸的變化可分析傳輸線上的故障類型。

若DUT的阻抗分布如下圖所示，可觀察到圖中存在多個阻抗失配點。由于前面的失配點處部分測試信號被反射，將導致到達后續失配點的測試信號偏小，從而影響對后續失配點反射系數的計算精度；這被稱作多重失配的掩蔽現象。如果測試信號在DUT傳輸過程中無損耗的傳輸，那么可根據之前時刻接收到的反射信號推算到達DUT后續部分的實際入射信號，從而解決上述問題；但如果測試信號在DUT傳輸過程中存在較大的損耗或旁路泄漏，使用此法不可獲得真實入射信號值，反而可能引起更大的精度問題。

(a) 未啟用掩蔽補償

(b) 啟用掩蔽補償

圖4-5 掩蔽補償功能效果

上圖為某存在兩段阻抗失配的傳輸線TDR測試結果。在未啟用掩蔽補償時，可觀察到在光標標識的位置存在阻抗失配現象；但時域上在第一個阻抗失配點(由光標1標識)之后的入射波電壓下降，導致根據后續的反射波電壓計算的后續失配點阻抗(由光標2標識)存在誤差。此外，后續反射波在多個失配點處多次反射，導致反射波部分功率延后到達測試端口，因此可觀察到在每一段失配后存在錯誤的失配鏡像(由紅色方框標識)。

在啟用多重失配掩蔽補償功能后，可消除因掩蔽現象導致的誤差；使用光標讀出各段的阻抗值及所在位置，并根據阻抗變化情況判斷故障類型。在上圖中可讀出在距離校準參考面(或夾具端口)后約300mm及650mm處分別存在阻抗約為20、75Ω的失配段。

在進行實際系統設計修正之前，可利用TDR的時域門控功能對時域響應進行帶阻濾波，以模擬某一部分故障排除后的系統頻域響應；或對時域響應進行帶通濾波，分析某一故障對系統頻域響應的影響。TDR時域門控的基本原理是在時域上進行濾波，然后再將其變換到頻域；而VNA方案中可直接在頻域上與濾波器進行卷積實現時域門控效果。

由于濾波器通帶紋波、截止速率與旁瓣電平對時域門控效果存在一定影響，因此才使用窗函數法進行濾波器設計時，可對窗函數參數進行適當配置，以獲得理想的門控效果。

此外，由于在時域濾波前的時域響應受到多重失配掩蔽現象的影響，時域門控并不能完全得到理想的頻域響應。例如，在保留時間軸左側較嚴重的失配點，并對后續的失配點時域位置進行帶阻濾波時；由于后續失配點處的時域響應受到掩蔽現象的影響，故所得的頻域響應與理想值相比可能存在較大偏差。

為展示時域門控功能在測試中的應用，現將對某傳輸線上添加兩個旁路電容，對其進行TDR測量所得結果如下圖(a), (b)所示。為獲得第一個旁路電容對傳輸線頻率響應的影響，或者模擬消除第二個旁路電容影響后的系統響應，對第二個失配點(光標2標識處)執行時域帶阻選通，所得頻率響應如下圖(c)所示。