儀器儀表商情網訊：隨著數字電子技術的發展，數字電路已由早期的分立元件逐漸發展成集成電路，對電路設計的要求越來越高。尤其是可編程邏輯器件的出現，使得以硬件為載體、以計算機軟件為開發環境的現代數字系統的設計方法日趨成熟。可編程邏輯器件設計靈活、功能強大、可在線修改、效率高等優點深受廣大電子設計人員青睞。目前，大多數現場可編程邏輯陣列( FPGA) 芯片是電壓敏感型芯片，基于可重構CMOS-SRAM 單元結構，數據具有易失性，工作在低電壓狀態，易受干擾，尤其在工控、軍用場合，外界電磁環境惡劣，電路耦合、空間輻射的雜波脈沖均會對FPGA 工作的穩定性產生影響。
干擾脈沖和毛刺信號是影響FPGA 穩定工作的主要因素，為了保證輸入信號每變化一次，電路只做出一次正確的響應，必須對輸入信號進行濾波處理。要實現信號濾波可以采用硬件濾波和軟件濾波兩種方法。與硬件濾波相比，軟件濾波不需要硬件電路的支持，從而可以減少元器件的使用，降低成本，更重要的是軟件濾波更易于修改，所以常采用軟件濾波的方法來實現電路中的信號濾波問題。通過VHDL 語言編程實現信號濾波功能，介紹了延時濾波法和判決濾波法，并通過實驗證明了上述兩種濾波方法的可靠性。
1 延時濾波
延時濾波法的濾波原理是對輸入信號的脈沖寬度進行鑒別，對那些與真實信號的寬度相差很大的干擾信號進行有效的抑制。具體的實現流程為在檢測到輸入信號的狀態發生變化后，延時一段時間T，脈沖寬度小于延時時間T 的輸入信號被認為是干擾信號，將其濾除; 脈沖寬度大于延時時間T 的輸入信號則被認為是真實信號，將其輸出。針對不同脈沖寬度的干擾信號，可以通過設置不同的參數來實現相應的信號延時，從而達到有效濾波的目的。
1. 1 延時時間T 的確定
延時時間T 取決干擾信號的脈沖寬度T’。
