使用因子2是因為考慮的只是半個開關周期，對于全橋或半橋 拓撲結構，該過程發生兩次。另外，在圖1中，由于兩個開關 關閉，所以反向恢復電荷會增加一倍。因此，總電流為：
其中，在全橋配置下，C為2；在中心抽頭配置下，C為1；N為 并聯的MOSFET數目。這是通過有源吸收器開關的平均電流。
數字實現
有源鉗位吸收器的數字實現有兩個控制：控制1是吸收器延 遲（自觸發器邊沿的吸收器PWM邊沿中的可調延遲）。控制2 為吸收器PWM導通時間。觸發點為H橋對邊引腳原邊PWM上升 沿的邏輯OR（如OUTC和OUTD）。吸收器PWM并不要求像主控 PWM分辨率一樣高的分辨率（如125 ps）。結果，觸發所需時 鐘能支持較慢的速率（5 ns分辨率），這樣還能節能（40倍系 數）。這一概念也可以運用到副邊上有中心抽頭的功率轉換拓 撲結構。另外，該概念也可以用于單個開關，在這些開關中， 每個功率晶體管上會放置一個分立式有源鉗位開關吸收器單 元。在這種情況下，有源鉗位FET的驅動信號取自同步整流器 的下降沿。
圖5. 吸收器PWM的數字實現
ADP1055數字控制器提供了實現這一目標的必要工具。借助直觀 簡單的圖形用戶界面，只需幾分鐘就能完成有源鉗位吸收器的 優化。ADP1055提供了兩個選項來設置吸收器PWM，即通過SR1 和SR2的邏輯組合或通過OUTC和OUTD信號的邏輯組合。在兩種 情況下，可以用兩個選項配置吸收器PWM，如圖6和圖7所示。 在上述所有情景下，都可以用吸收器延遲（設置死區時間）和 吸收器導通時間微調優化參數。借助兩個信號的邏輯組合和極 性選擇功能，用戶完全可以自由地選擇適當的吸收器組合。
圖7. 使用選項2（OUTC和OUTD）的吸收器時序
全橋拓撲結構的實驗結果
為了進行實驗驗證，選擇的隔離式DC-DC轉換器，其額定輸入 為48 V，額定輸出為12 V、20 A，開關頻率為125 kHz。拓撲結構 為全橋，帶一個副邊，如圖1所示。
圖8展示了使用不正確的吸收器導通時間會導致多余振鈴，同時 還展示了同步MOSFET的振蕩漏極電壓，后者也反映在原邊電流 中。前沿尖峰也很嚴重，會導致不必要的EMI。
圖8. 過多的吸收器導通時間
圖9所示為優化的吸收器導通時間，其中，在同步MOSFET的漏 極電壓上無振鈴。同時，前沿尖峰也幾乎消除了。
